株式会社 TRIPLE-1、世界最先端 5nm プロセス 採用 ディープラーニング向けAIプロセッサ『GOKU』を発表

2020年2月4日

株式会社 TRIPLE-1



株式会社 TRIPLE-1 （本社：福岡県福岡市博多区、代表取締役 CEO：山口 拓也、以下： TRIPLE-1）は、

世界最先端 5nmプロセスを採用した新製品 ディープラーニング向けAIプロセッサ『GOKU』を発表します。



■ 概要

『GOKU』は、TSMC社製 7nmプロセスを採用した『KAMIKAZE』の開発現場から生まれた 世界最先端 5nmプロセス採用のディープラーニング向けAIプロセッサです。2017年2月より進めている『KAMIKAZE』プロジェクトで培われた最先端プロセスにおける設計力、消費電力の最適化、歩留り改善などのコアノウハウを活用し、研究機関（AIコアアーキテクチャ関連）の協力を得ながら、ASIC開発に20年以上のキャリアを持つ TRIPLE-1の精鋭エンジニアたちが回路設計を担っています。

第1段階 プロトタイプが完成し、現在 特性検証を実施しています。2020年中により量産製品に近いプロトタイプを開発させ、2021年の量産化を目指しています。導入先は、世界中のデータサーバー、ディープラーニングセンター向けの設備・機器を製造するメーカーとし、既に複数企業との協議が開始されています。





【画像：https://kyodonewsprwire.jp/img/202002046401-O1-RwNJJS9v】

表面・裏面（ ※画像は完成予想イメージです。実際とは異なる場合があります ）





■ 開発背景

AI技術の発展と普及が後押しする形で、世界の半導体市場規模は、2025年までに約 51兆円にまで成長していく（出典：富士キメラ総研 調べ）と見込まれており、近年では巨大IT企業に加えて中華圏の成長著しい新興企業等、新旧交える様々なプレイヤーがこぞってAIチップ市場へ乗り込んでいます。

推論（エッジ）側 AIチップの開発競争が激化する中、学習側であるディープラーニング向けAIプロセッサ市場は主要数社による寡占的な市場供給が続いており、現在のところ量産化に至ったチップは12nmプロセスに留まっています。

一方、データセンターでの電力消費は、2030年までに全世界電力量の10%を占めるまでに増大するとの予測もあり、ディープラーニング向けAIプロセッサにはおびただしい膨大なデータ量を学習処理するための高い「演算能力」だけでなく、エネルギー保全とコスト削減の観点から「消費電力」に対するシビアな視点が今後より一層重要となる、と TRIPLE-1は考えています。

そこで TRIPLE-1は、独自の Low Power / High Performance を実現する技術力と最先端プロセスでの設計ノウハウを活かし、世界最先端 5nmプロセスを採用した 超低消費電力 ディープラーニング専用AIプロセッサ『GOKU』の開発プロジェクトを立ち上げました。



■ 世界最先端 5nm ディープラーニング向けAIプロセッサ『GOKU』



＜特徴＞ 世界最先端 5nmプロセスを採用、従来比 10倍の電力効率

世界最先端プロセス「5nm」を採用した、ディープラーニング専用AIプロセッサ。

従来の製品（プロセス：12nm）に比べ、同等性能に対して消費電力を10分の1に削減させることを目指しており、既存製品では考えられなかった低電圧での動作が特色となっています。





【表：https://kyodonewsprwire.jp/prwfile/release/M105925/202002046401/_prw_PT1fl_fc1GtGK2.png】

※ 設計ターゲット値



＜特長＞ 多数の演算ユニットをつなぎ合わせる設計

人間の脳におけるニューロン同士を複雑にシナプスがつなぎ合わせている構造と同様に、ディープラーニング向けAIプロセッサでは、より多くのより複雑なコア間通信が重要であるとされています。

『GOKU』は独自の回路設計技術を活かして小さな演算ユニットを、できる限り大きな1つのダイに数多く並べることで演算ユニット間の通信（インターコネクト）帯域をできるだけ確保する設計が施されています。

人の脳にまた一歩、近づくことを目標に設計しています。



＜特徴＞ 一部をアナログ設計化し、乗算器のパフォーマンスを最適化

電力消費が最も大きい乗算器（マルチプライヤ）回路には、デジタル設計（自動配置配線）ではなく、アナログ設計（手配置・手配線）の技術を用いて人の手で丁寧に設計する事で、極限まで電力を抑える工夫を施しています。





■ 5nmへの挑戦。最先端プロセスで活かされる独自の歩留り向上技術

プロセスの微細化に伴い、歩留まりの課題はより複雑化しています。従来のプロセスでは縮退故障（Stuck-at Fault）やロット間での特性バラツキが歩留まりの主要な決定要因となっていましたが、最先端プロセスにおいては、1枚のWaferから生まれるチップ間の特性差異、さらには1個のチップ内でのバラツキが大きな課題となってきています。これは量産化において製造コストに直結するシビアな問題となっており、この問題の対処は半導体生産を担うファウンドリー（チップ受託生産企業）の製造技術改善を頼みとするのがこれまでの常識でした。

TRIPLE-1ではこのような状況を鑑み、最先端プロセスでの特性バラツキの影響を緩和し実効歩留まりを向上させる、独自の回路設計技術を実用化することに成功しています。これにより単に高性能のみを追求するにとどまらず、製造コストの面においても競争力のある製品を世界へ届けることができます。



■ 株式会社 TRIPLE-1 概要

商号　　 ： 株式会社 TRIPLE-1

代表者　 ： 代表取締役 CEO 山口 拓也

所在地　 ： 〒812-0013　福岡県福岡市博多区博多駅東1-14-20 ITビルⅡ 7階

設立　　 ： 2016年11月1日

資本金　 ： 36 億 6289 万 5398 円（資本準備金含む）

URL　 　： https://triple-1.com/



【本プレスリリースに関するお問い合わせ】

株式会社 TRIPLE-1

メールアドレス ： [e-mail]