キオクシア：令和二年度全国発明表彰 恩賜発明賞を受賞

東京--(BUSINESS WIRE)--（ビジネスワイヤ） -- キオクシア株式会社は、令和二年度全国発明表彰（主催：公益社団法人発明協会）において、「超高密度3次元フラッシュメモリ構造とその製造方法の発明」（特許第5016832号）が最高位の賞である「恩賜発明賞」を受賞したことをお知らせいたします。

全国発明表彰は、日本の科学技術の向上と産業の発展に寄与することを目的に、多大な功績を挙げた発明、考案、又は意匠、あるいは、その優秀性から今後大きな功績を挙げることが期待される発明等を表彰するものです。

本発明は令和元年度中部地方発明表彰において「文部科学大臣賞」を受賞しております。また高密度3次元フラッシュメモリは、その先駆的かつ持続的な貢献が評価され、2021 IEEE Andrew S. Grove Awardを受賞しております。

受賞内容

恩賜発明賞

キオクシア株式会社		先端メモリ開発センター　グループ長		鬼頭　傑
キオクシア株式会社		メモリ技術研究所　シニアエキスパート		青地　英明
キオクシア株式会社		先端メモリ開発センター　センター長附		勝又　竜太
キオクシア株式会社		メモリ開発戦略部　参事		木藤　大
キオクシア株式会社		先端メモリ開発センター　参事		田中　啓安
元　株式会社東芝				仁田山　晃寛

発明実施功績賞

キオクシア株式会社

代表取締役社長

早坂伸夫

受賞した発明の概要

フラッシュメモリは、スマートフォンやデータセンターをはじめ、データを保存するさまざまな用途で使用され、今後も需要拡大が見込まれています。

従来の2次元フラッシュメモリは、データを蓄える最小単位となるメモリセルを平面方向に配置した2次元構造となっており、メモリセルを微細化することで単位面積あたりの記憶容量を増やし、大容量化と低価格化を実現してきました。しかし、近年微細化が物理的な限界を迎えていました。

本発明は、メモリセルを立体的に配置した3次元構造とし、積層数の増加による大容量化を可能にしました。また、メモリセルの電極となる層を積層、メモリセルを配置するための孔および、その孔の内部のメモリ膜などを一括で形成することにより、製造工程数の増加を抑制し、大容量化と製造コストの抑制を両立したものです。

フラッシュメモリ市場では、2次元構造から3次元構造への置き換えが進み、3次元構造が現在の主力製品となっており、その製造には今回受賞した特許に含まれる技術が使用されています。当社では2015年に48層の3次元フラッシュメモリ「BiCS FLASH™」を製品化して以来、64層、96層と高積層化を進め、大容量・高性能な3次元フラッシュメモリ「BiCS FLASH™」を提供しています。

Contacts

本資料に関するお問い合わせ先：

キオクシアホールディングス株式会社

広報部

山路 航太

Tel: [phone]

[e-mail]